キャリア採用
-
（設計技術統括部）アナログ IP(PLL)
東京、北海道、海外 View moreChip設計サポートとして、ChipオーナーとIPベンダー間の仕様調整や、IP開発時の仕様取りまとめを担当して頂きます。テストChip設計時におけるIP受け入れ検証、DFTや特性評価に関するアドバイサ...
-
（設計技術統括部）高速IF IP
東京、北海道、海外 View moreChip設計サポートとして、ChipオーナーとIPベンダー間の仕様調整や、IP開発時の仕様取りまとめを担当して頂きます。テストChip設計時におけるIP受け入れ検証、DFTや特性評価に関するアドバイサ...
-
（設計技術統括部）PDK(Process Design Kit)
東京、北海道、海外 View more2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務です。以下のいずれかの業務を担っていただきます。
・Pcell,およびSchematic Symbolの開発、... -
（設計技術統括部）SPICEモデリング
東京、北海道、海外 View more2nm世代、及びBeyond 2nmのCMOSトランジスタおよび受動素子のデバイスモデリング、SPICEモデル開発を担っていただきます。またその中には、デバイス開発チームとの議論、モデリング用のTEG...
-
（設計技術統括部）TEG(Test Element Group) Layout [Digital]
北海道、海外、東京 View more半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施してい...
-
（設計技術統括部）ESD(静電気放電)に関する設計ルール作成及びESD保護素子開発
北海道、海外、東京 View moreESDデザインガイド作成担当、IO配置ガイドライン作成担当を担っていただきます。必要となる、ESD保護素子の評価や、Design時に使用する保護素子の開発や検証ツール開発まで広範囲での活躍を期待してい...
-
（設計技術統括部）TEG(Test Element Group) Layout [Analog]
東京、北海道、海外 View more半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成...
-
（設計技術統括部）Foundation IP(スタンダードセル)開発・管理
東京、北海道、海外 View moreChipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。設計フローの構築、設計サポート、Sign Off Recommendation(STA, EMIRなど)作成、リキャラクタ...
-
（監査部）内部監査担当
東京 View more＜業務内容＞
内部監査担当として当社及び米国子会社の内部監査をご担当頂きます。
全社を俯瞰して経営に貢献する監査を志向します。
※業務具体例<...
