キャリア採用
-
（設計技術統括部）MASKエンジニア
東京、北海道、海外 View moreFill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当します。
Retargeting:下流... -
（設計技術統括部）アナログ IP(PLL)
東京、北海道、海外 View moreChip設計サポートとして、ChipオーナーとIPベンダー間の仕様調整や、IP開発時の仕様取りまとめを担当して頂きます。テストChip設計時におけるIP受け入れ検証、DFTや特性評価に関するアドバイサ...
-
（設計技術統括部）高速IF IP
東京、北海道、海外 View moreChip設計サポートとして、ChipオーナーとIPベンダー間の仕様調整や、IP開発時の仕様取りまとめを担当して頂きます。テストChip設計時におけるIP受け入れ検証、DFTや特性評価に関するアドバイサ...
-
（設計技術統括部）PDK(Process Design Kit)
東京、北海道、海外 View more2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務です。以下のいずれかの業務を担っていただきます。
・Pcell,およびSchematic Symbolの開発、... -
（設計技術統括部）SPICEモデリング
北海道、海外、東京 View more2nm世代、及びBeyond 2nmのCMOSトランジスタおよび受動素子のデバイスモデリング、SPICEモデル開発を担っていただきます。またその中には、デバイス開発チームとの議論、モデリング用のTEG...
-
（設計技術統括部）ESD(静電気放電)に関する設計ルール作成及びESD保護素子開発
東京、北海道、海外 View moreESDデザインガイド作成担当、IO配置ガイドライン作成担当を担っていただきます。必要となる、ESD保護素子の評価や、Design時に使用する保護素子の開発や検証ツール開発まで広範囲での活躍を期待してい...
-
（設計技術統括部）Foundation IP(スタンダードセル)開発・管理
北海道、海外、東京 View moreChipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。設計フローの構築、設計サポート、Sign Off Recommendation(STA, EMIRなど)作成、リキャラクタ...
-
（設計技術統括部）Foundation IP(メモリ)開発・管理
東京、北海道、海外 View moreメモリマクロ(揮発性メモリ)開発を担当して頂きます。
冗長ガイドライン策定、メモリ設計・評価、Yield改善提案など、メモリマクロに関する業務での活躍を期待しています。
C... -
（設計技術統括部）CDK(Chip Design Kit) 設計フロー・技術開発
海外、東京、北海道 View moreChip設計に関するフロー開発と関連した最先端プロセス設計に必要な要素技術、ユーティリティの開発を担当していただきます。RTL-GDSまでの設計フローについて、リファレンスとなるフローの開発と各工程で...
-
（EA推進部）社内業務システム（ERP等）の企画、導入、保守・運用エンジニア
東京、北海道 View more世界最先端ロジック半導体の研究、開発、設計、製造および販売を事業とする当社において、その事業運営をささえる社内業務システムと周辺サブシステムを導入時から協働し、以下の業務などを担当する。
...
